SmGen

Licença: Grátis ‎Tamanho do arquivo: N/A
‎Classificação dos utilizadores: 3.0/5 - ‎1 ‎votos

Sobre SmGen

SmGen é um gerador de máquinas estatal finito para Verilog. Mas não é uma ferramenta de entrada FSM. A entrada é como o Verilog comportamental. A SmGen gera um design baseado em FSM sintetizado a partir dele. Os limites do relógio são explicitamente fornecidos pelo designer.