Programas por smgenerator.sf.net

SmGen é um gerador de máquinas estatal finito para Verilog. Mas não é uma ferramenta de entrada FSM. A entrada é como o Verilog comportamental. A SmGen gera um design baseado em FSM sintetizado a partir dele. Os limites do re